DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

9688315

Basic Patent (No, Kind, Date): JP 3019340 A2 910128 < No. of Patents: 002>

MANUFACTURE OF SEMICONDUCTOR DEVICE (English)

Patent Assignee: SEIKO EPSON CORP Author (Inventor): KUNII MASABUMI

IPC: *H01L-021/31; C23C-016/44; C23C-016/52; H01L-021/205; H01L-021/84

CA Abstract No: 115(08)083540T Derwent WPI Acc No: C 91-069992 JAPIO Reference No: 150139E000132 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 3019340 A2 910128 JP 89154010 A 890616 (BASIC)

JP 2751420 B2 980518 JP 89154010 A 890616

Priority Data (No,Kind,Date): JP 89154010 A 890616

DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

03356440 **Image available**

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO.:

03-019340 [JP 3019340 A]

PUBLISHED:

January 28, 1991 (19910128)

INVENTOR(s): KUNII MASABUMI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

01-154010 [JP 89154010]

FILED:

June 16, 1989 (19890616)

INTL CLASS:

[5] H01L-021/31; C23C-016/44; C23C-016/52; H01L-021/205;

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 12.6 (METALS --

Surface Treatment)

JAPIO KEYWORD: R004 (PLASMA); R096 (ELECTRONIC MATERIALS -- Glass

Conductors); R100 (ELECTRONIC MATERIALS -- Ion Implantation);

R131 (INFORMATION PROCESSING -- Microcomputers &

Microprocessers)

JOURNAL:

Section: E, Section No. 1053, Vol. 15, No. 139, Pg. 132,

April 09, 1991 (19910409)

ABSTRACT

PURPOSE: To make it possible to form a high-efficiency TFT at a high throughput using a low-temperature process by a method wherein in a method of forming an insulating film on the surface of a semiconductor by a chemical vapor growth method, the concentration of diluent gas, such as helium, neon, argon and xenon gases or the like, is changed to a film-forming time.

CONSTITUTION: An SiO(sub 2) thin film 203 which is used as a gate insulating film is formed on a polycrystalline silicon thin film 202 made to perform a solid phase growth. In case a PCVD method is used for the film formation of the SiO(sub 2) thin film 203, inert gas, such as He gas or the like, is added to the mixed gas of SiH(sub 4) gas and N(sub 2)O gas for reducing damage to the film 203. In the PCVD method, in case He gas is used diluent gas in the gas flow rate ratio of low-temperature gas, the flow rate of the He gas is changed to a film-forming time. When the flow rate of the He gas is changed, the He gas is brought into a state that its amount dilution is large in the vicinity of an Si/SiO(sub 2) interface, that though the damage to the film 203 is very small, the film formation progresses in a state that a film forming speed is slow and as the film formation becomes more distant from the Si/SiO(sub 2) interface, the film-forming speed becomes first. By adopting such a film-forming method, a good Si/SiO(sub 2) interface is realized as the film-forming time is kept short.

訂正有

19日本国特許庁(JP)

即特許出願公開

❷公開特許公報(A) 平3-19340

®Int. Cl. 3

*

識別記号

庁内整理番号

❸公開 平成3年(1991)1月28日

H 01 L C 23 C 21/31 16/44 H OI L 21/205 21/84

Z 6940-5F 8722-4K 8722-7739-5F 7739-

> 審査請求 未請求 請求項の数 1 (全5頁)

会発明の名称 半導体装置の製造方法

> 20特 願 平1-154010

顧 平1(1989)6月16日 ②出

@発 明 者 因 井

正 文 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

の出 セイコーエプソン株式

東京都新宿区西新宿2丁目4番1号

会社

HM 理 人 弁理士 鈴木 喜三郎 外1名

1. 発明の名称

半導体装置の製造方法

2. 特許額求の範囲

半導体表面に絶縁膜を化学気相成長法で成膜 する方法において、 ヘリウム、 ネオン、 アルゴン、 キセノン等の希釈ガス消度を成膜時間に対して変 化させることを特徴とする半導体装置の製造方法。

3. 発明の詳細な説明

【魔漿上の利用分野】

本発明は半導体装置の製造方法に関する。

[従来の技術]

近年、大型で高解律度の液晶表示パネル、高速 で高解像度の密着型イメージセンサ、 三次元IC 等への実現に向けて、ガラス、石英等の絶縁性非 晶質基板や、S10ょ等の絶縁性非晶質層上に、 **商性館な半導体素子を形成する試みが成されてい** る。 特に大型の液晶表示パネル等に於いては、 低 コストの要求を満たすため、 安値な低激点ガラス

上に舞膜トランジスタ(TFT)を形成すること が必須の要求になりつつある。 従来は、低酸点ガ ラス基板上に形成するTFTのゲート絶縁膜に、 Journal of Vacuum Science & Technology Vol.B 8(2) p.517 (1988) Journal of Applied Physics Vol.80, p.3136 (1986) 等に見られるように プラズマ気相成長法(PCVD)を用いたもの、

Applied Physics Letters Vol.50(17) p.1187 (1987)等にみられるように滅圧化学気相成長法(LPCVD) を用いたもの、 Blectronics Letters Vol.24(3) p.172 (1988), Japanese Journal of Applied Physics Vol.28(8) p.805,835,L 908(1988) 等にみられるように光化学気相成長法 を用いたもの、 Japanese Journal of Applied Physics Vol.22(4) p.L210 (1983)等にみられるよ うにBCRブラズマ気相成長法を用いたもの等が あり、 いずれも低温成膜法で作製したSiO . 強収 を用いてきた。

[発明が解決しようとする課題]

しかし、TFTのゲート酸化膜の形成を低温(

< 800℃)で行なう場合、 高温酸化法で形成したゲート機構製と比較すると膜質が劣り、 高性能のTFTが実現できないという問題点が、った。</p>

低温で成膜したゲート絶録膜の膜質が劣る理由は、ゲート絶縁膜中の残留ストレス、ダングリングボンド、不純物等に起因する欠陥準位が半導体ノゲート絶縁膜界面に存在し、空足層が広がらないことによる。このため、従来の低温成膜法で形成したTFTでは高性能化が難しかった。この問題を解決するため、Journal of Applied Physics Vol.80、p.3138 (1986)等に示すように、PCVD法でSiOzを成膜する際にHeガスを希釈ガスに用いる方法が知られている。この方法によればPCVD成膜時のブラズマダメージを著しく低減でき、高品質のゲート酸化膜を成膜できる。しかし、この方法では大流量のHeで希釈する必要があり、成膜速度が小さく、成膜時間が長くかかるという問題点があった。

本発明は以上の問題点を解決するもので、 その 目的は低温プロセスを用いて高性能のTPTを高

れておらず結晶成長の核が全く存在しないことが 望ましい。 減圧化学気相成長法(LPCVD)の 場合は、成膜湿度がなるべく低くて、成膜速度が 早い条件が適している。 シランガス(SiH4)を 用いる場合は500℃~560℃程度、 ジシラン ガス (Si₂H⋅) を用いる場合は300℃~50 0℃程度の成膜温度で分解堆積が可能である。 ト リシランガス(31ヵHm)は分解温度がより低い。 成膜温度を高くすると堆積した質が多結品になる ので、Siイオン注入によって一旦非晶質化する 方法もある。プラズマ化学気相成長法(PCVD) の場合は、基板温度が500℃以下でも成膜でき る。また、皮膜皮質に水来プラズマあるいはアル ゴンプラズマ処理を行えば、 基板表面の潜浄化と 成蹊を連載的に行うことができる。 光励起CVD 法の場合も500℃以下の低温成膜及び基を表面 の清浄化と成膜を連続的に行うことができる点で 効果的である。 電子ピーム 薫 法などのような高 真空蒸着法の場合は膜がポーラスであるた に大 気中の酸素を膜中に取り込み易く、 結晶成長の妨

いスループットで作製することにある。

[展題を解決するための手段]

本発明の半導体装置の製造方法は、半導体表面 に絶縁膜を化学気相成長法で成膜する方法におい て、ヘリウム、ネオン、アルゴン、キセノン等の 希釈ガス濃度を成膜時間に対して変化させること を特徴とする。

[寒旌併]

げとなる。 このことを効ぐために、 真空雰囲気から取り出す前に300℃~500℃程度の低温熱 処理を行い膜を緻密化させることが有効である。

以上のようにして作製した半導体無限において、 半導体需要を固相成長させるアニール工程を行う ことがTFTの高性能化には望ましい。 固相成長 方法は、 石英管による炉アニールが便利である。 アニール雰囲気としては、 窒素ガス、 水煮ガス、 アルゴンガス、 ヘリウムガスなどを用いる。 1× 10-*から1×10-1*Torrの高度空雰囲気に マニールを行ってもよい。 固相成長アニール温度 は、 およそ500℃~700℃とする。 低温アニールでは選択的に、 結晶成長の活性化エネルギー の小さな結晶方位を持つ結晶粒のみが成長する。

固相成長させたシリコン薄膜上にゲート絶録膜となるSi〇2薄膜を200~1500人成膜する。 PCVD法をSi〇2の成膜に用いる場合は、Si H4と亜酸化塩素ガス(N3〇)の混合ガスを用い る。膜のダメージが低減するために、SiH4、N 2〇の混合ガスにHeなどの不活性ガス加える。不

活性ガスの内でも原子量の最も小さいHeがブラ ズマダメージも最も少なくなるので望ましい。 ゲ ート絶縁度にSiの筮化膜を用いる場合にはSi H₄、 塩末ガス(N₂)またはアンモニアガス(N H a) の混合ガス、 これに加えて希釈ガスにHe等 の不活性ガスを用いる。 光CVDではSiH4の代 わりにSizH+、SizH・ガス等を用いる。PC VDでは、成膜ガスのガス流量比はHeを希訳ガ スに使う場合、初期状態でSiR。/NaO/He = 1 / 1 2 5 / 4 0 0 0 であり、これを第 1 図に 示すような曲線に従ってHeガスの流量を成膜時 関で変化させる。 流量の制御はマスフローコント ローラをマイクロコンピュータで制御することに よって行った。 基板温度は50~650℃ RF パワーは10~40mW/cm*の範囲が望ましい。 類 1 図に示すようにHeの流量を変化させると、 Si/SiO2界面付近ではHeは希釈量の大きい 状態、即ち膜のダメージは極めて小さいが成膜速 炭は遅い状態で襲形成が進み Si/SiО₂界面 から離れるにしたがって、 成膜速度は速くなる。

1

な透明性導電膜などを用いることができる。 成膜 方法としては、CVD法、スパッタ法、真空高着 法、 等の方法があるが、 ここでの詳しい説明は管 略する。

被にて第3図(d)に示すように、前記ゲートでは204をマスクとして不抵物をイオンは入りに示する場合をでする。前記では、 N に自己整合的にソースのでは、 ののでは、 ののでは、

親いて第2図(e)に示されるように、 展開地 縁襲208を積層する。 鉄層間絶線関対斜として この様な成態方法を採用することによって、成腹時間を短く保ったまま良好なSi/SiOz外面を実現することができ。 約10分間の成蹊時間で800~1000人のSiOzが形成される。 この様にして成蹊したSiOz腰を真空中、または不活性ガス中で300~500℃の温度で熱処理を行うと膜が顕密化するので望ましい。

本発明を用いて作製した多結晶シリコン等膜を、 薄膜トランジスタに応用した例を第2回にしたがって説明する。多結晶シリコン等膜基板を第2回 (a)に示す。201は地縁基板、202は多結 量シリコン薄膜である。203は上述の方法で作 製したゲート地縁膜のSiO₂である。次に前むシ リコン薄膜をフォトリソグラフィ法によりパタニ ングして第2回(b)に示すように高状にする。

次に第2回(c)に示されるように、ゲート電極204を形成する。 鉄ゲート電極材料としては多結晶シリコン等膜、あるいはモリブデンシリサイド、あるいはアルミニウムやクロムなどのような金属膜、あるいはITOやSnOzなどのよう

は、酸化膜あるいは窒化膜などを用いる。 絶縁性が良好ならば膜厚はいくらでもよいが、数千人から数μm 程度が替過である。 窒化膜の形成方法としては、 LPCVD法あるいはブラズマCVD法などが簡単である。 反応には、 アンモニアガスと シランガスと窒素ガスとの混合ガスなどを用いる。

ここで、水素プラズマ法、あるいは水果イオン 注入法、あるいはプラズマ遠化膜からの水素の拡 散法などの方法で水素イオンを導入すると。 ゲート酸化膜界面などに存在するダングリングボンド などの欠陥が終端化される。 この様な水素化工程 は、 層間絶縁質208を積層する前におこなって もよい。

次に第2図(ま)に示すように、前記層間絶縁 膜及びゲート絶縁膜にコンタクトホールを形成し、 コンタクト電極を形成しソース電極209および ドレイン電極210とする。 鉄ソース電極及びド レイン電極は、アルミニウムなどの金属材料で形 成する。このようにして薄膜トランジスタが形成

特開平3-19340(4)

される.

[発明の効果]

本発明によって得られた大粒径多結晶シリコン 薄膜を用いて薄膜トランジスタを作成すると、 優れた特性が得られる。 従来に比べて、 薄膜トラン ジスタの O N 電流は増大し O F F 電流は小さくな る。 またスレッシホルド電圧も小さくなりトラン ジスタ特性が大きく改善される。

非晶質絶縁基板上に優れた特性の薄膜トランジスタを作製することが可能となるので、ドライバー回路を同一基板上に集積したアクティブマトリクス基板に応用した場合にも十分な高速動作が突現される。さらに、電流電圧の低波、消費電波の低減、信頼性の向上に対して大きな効果がある。また、600℃以下の低温プロセスによる作製も可能なので、アクティブマトリクス基板の低価格化及び大面積化に対してもその効果は大きい。

本売明を、光電変換索子とその走査回路を同一 チップ内に集積した密着型イメージセンサに応用 した場合には、読み取り速度の高速化、高解像度

三次元デバイスのようなSOI技術を利用した素子に対しても、 本発明を応用することができる。

4. 図面の簡単な説明

第1回は本発明におけるHeガス流量の成膜時間に対する変化を示す回。

第2回は本発明による薄膜トランジスタの製造 工程を示す図。

202------ 多結晶シリコン浮膜

203………ゲート絶録膜

204……ゲート電征

205 --- --- ソース領域

208-----ドレイン領域

207 イオンピーム


209-----ソース電笛

210……ドレイン電極

化、さらに階級をとる場合に非常に大きな効果をうみだす。 高解像液化が達成されるとカラー読み取り用密着型イメージセンサへの応知なのの最近なる。 もちろん電源電圧の低減、 済費電流の低減、 済費は 大の向上に対してもその効果は大きである。 また低温プロセスによって作製することがです。 というである。 そのチップでA4サイズの最大ないいなり、 一本のチップでA4サイズの最み取り装置をあり、 一本のチップでA4サイズの最み取り装置を収り、 できる。 従って、 センサチップの二本継ぎのような手数がかかり信頼性の悪い技術を回避することができ、 実装歩留りも向上される。

石英基板やガラス基板だけではなく、サファイア基板(AlzOs)あるいはMgO、AlzOs、BP、CaPz等の結晶性絶縁基板も用いることができる。

以上薄膜トランジスタを例として説明したが、 パイポーラトランジスタあるいはヘテロ接合パイポーラトランジスタなど薄膜を利用した素子に対 しても、本発明を応用することができる。 また、



第 1 図

以上

特別平3-19340(5)

